XC7Z015-2CLG485I基于 Xilinx All Programmable SoC架構(gòu)。這些產(chǎn)品在單個器件中集成了功能豐富的基于雙核ARM? Cortex-A9的處理系統(tǒng)(PS)和28nm Xilinx可編程邏輯 (PL)。ARM Cortex-A9 CPU是PS的核心,還包括片上存儲器、外部存儲器接口和一組豐富的外設(shè)連接接口。
廣播攝像機(jī) ?工業(yè)電機(jī)控制,工業(yè)網(wǎng)絡(luò)和機(jī)器視覺 ?IP和智能相機(jī) ?LTE無線電和基帶 ?醫(yī)學(xué)診斷和影像 ?多功能打印機(jī) ?視頻和夜視設(shè)備
真正的雙端口
高達(dá)72位寬
可配置為雙18Kb
字節(jié)奇偶校驗支持
片上啟動ROM
256KB片上RAM(OCM)
字節(jié)奇偶校驗支持
多協(xié)議動態(tài)內(nèi)存控制器
每個CPU2.5DMIPS/MHz
CPU頻率:最高1GHz
一致的多處理器支持
ARMv7-A架構(gòu)
TrustZone?安全性
Thumb?-2指令集
靜態(tài)內(nèi)存接口
定時器和中斷
16位模式下的ECC支持
Jazelle?RCT執(zhí)行環(huán)境架構(gòu)
NEON?媒體處理引擎
兩個高速UART(最高1Mb/s)
兩個主從I2C接口可編程邏輯
單精度和雙精度矢量浮點單元(VFPU)
CoreSight?和程序跟蹤宏單元(PTM)
兩個兼容SD/SDIO2.0/MMC3.31的控制器
兩個全雙工SPI端口和三個外圍芯片選擇
基于雙核ARM?Cortex?-A9的應(yīng)用處理器單元(APU)
32KB1級4路集關(guān)聯(lián)指令和數(shù)據(jù)高速緩存(每個CPU獨立)
512KB8路集關(guān)聯(lián)二級緩存(在CPU之間共享)
DDR3,DDR3L,DDR2或LPDDR2存儲器的16位或32位接口
使用8、16或32位寬的單列存儲器提供1GB的地址空間
兩個USB2.0OTG外圍設(shè)備,每個外圍設(shè)備最多支持12個端點
多達(dá)54個靈活的多路復(fù)用I/O(MIO)用于外圍設(shè)備引腳分配
支持兩個具有IEEEStd802.3和IEEEStd1588版本2.0的10/100/1000三速以太網(wǎng)MAC外設(shè)
GPIO具有四個32位存儲區(qū),其中PSI/O最多可使用54位(一組32b的存儲區(qū)和一組22b的存儲區(qū)),連接到I/O的多達(dá)64位(最多2組的32b)可使用GPIO